JA 0119768 JUL 1984

(54) SEMICONDUCTOR DEVICE

(11) 59-119768 (A)

(43) <u>11.7.1984</u> (19) JP

(21) Appl. No. 57-233125


(22) 24.12.1982

(71) FUJITSU K.K. (72) TOMONORI ISHIKAWA(1)

(51) Int. CF. H01L29/80,H01L29/201,H01L29/207

PURPOSE: To reduce the trapping concentration in AIGaAs, stabilize the action of a hetero junction, and thus enable high speed actions by utilizing bi-dimensional electrode gas by a method wherein an impurity Si which causes to produce vacant lattice defects and traps is partly changed into Sn.

CONSTITUTION: A non-doped GaAs 2, a non-doped Al_xGa_{1-x}As 3 (about 60 Å), an Si doped N-A l_x Ga_{1-x}As 4 (about 0.02 μ m), and an Sn doped N-A l_x Ga_{1-x}As 5 (about $0.1\mu\text{m}$) are deposited on a semi-insulation GaAs substrate 1. Sn has segregation effect, therefore can not form a steep distribution of impurity concentrations, but forms it an the boundary between layers 6 and 3, thus increasing the electron mobility by addition with Si which does not have segregation effect. Besides, the most part of the remnant is changed into an Sn doped layer with less formation of traps, and an N-Al_xGa_{1-x}As 6 with small amount of traps as a whole is formed. Thereafter, the device is completed by attaching a source, a drain, and a gate electrode as normal. This constitution stabilizes the characteristic and makes it uniform.



a: doping concentration. b: distance from surface (A)

19 日本国特許庁 (JP)

⑪特許出願公開

⑩公開特許公報(A)

昭59—119768

©Int. Cl.³ H 01 L 29/80 29/201

識別記号

庁内整理番号 7925-5F 7514-5F

7514-5F

④公開 昭和59年(1984)7月11日

発明の数 1 審査請求 未請求

(全 4 頁)

9半導体装置

②特 願 昭57-233125

29/207

20出 原

願 昭57(1982)12月24日

⑫発 明 者

者 石川知則

川崎市中原区上小田中1015番地

富士通株式会社内

⑩発 明 者 藤井俊夫

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 松岡宏四郎

明 細 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

半絶緑性ガリウム・砒素基板と、該基板上に形成されたノンドープのガリウム・砒素層と、該ノンドープのガリウム・砒素層とに形成された n型のアルミニウム・ガリウム・砒素層とを具備し、且つ、前記 n型のアルミニウム・ガリウム・砒素層には、前記ノンドープのガリウム・砒素層との界面近傍においてシリコンがドープされ、残りの部分には錫がドープされてなることを特徴とする半導体装置。

3. 発明の詳細な説明

(a) 発明の技術分野

本発明は半導体装置に係り、特にヘテロ接合を有し、二次元電子ガスを利用して高速動作を可能とした化合物半導体装置におけるノンドープのガリウム・砒素/n型アルミニウム・ガリウム・砒素(GaAs/n-A& GaAs)ヘテロ接合の構造に関す

る.

(b) 従来技術と問題点

従来、ヘテロ接合を有し、二次元電子ガスを利 用して高速動作を可能とした化合物半導体装置を 構成するためのGaAs/n-AlGaAsへテロ構造は、 主として分子線エピタキシアル成長(MBE)法 により成長せしめたノンドープGaAs層と、更にそ の上に成長せしめたシリコン (Si) ドープのn-Alx Gaix As層とから構成されていた。ここでn-All x Ga_{lex} As層を、Siをドープすることにより形成 するのは、Siが成長中の拡散効果の最も少ないn 型ドーパントであって、髙電子移動度を得るのに 必要な選択ドーピングを効果的に実現出来る唯一 の元素であることによる。しかしこのSiドープの n - Alx Ga_{1-X} As層においては、多くのトラップが 存在するという問題がある。特にSiドナーと空格 子点欠陥の作るDxセンターと呼ばれるトラップ が高濃度 (~1×10¹⁷ (cm⁻³)) に存在し、これ がヘテロ接合を有し、二次元電子ガスを利用して 高速動作を可能とした化合物半導体装置が光照射

を受けた場合に素子特性に光応答を生じ、安定な動作を妨げる原因となる。即ちかかるトラップが存在すると、製造工程中等において光照射を受けた場合に上記トラップからキャリアが励起されるため、キャリア濃度が変動する。このため素子特性が変動し、しかもかかるキャリア濃度の変動は素子毎に異なるため素子特性のバラツキを生じる原因となる。

(c) 発明の目的

本発明の目的は上記 Dx センター生成の原因となっているドーパント Siを、一部分錫(Sn)に変更することによって n ー Alx Ga_{i-x} As中のトラップ 濃度を低減し、光応答が少なく安定に動作するへテロ接合を有し、二次元電子ガスを利用して高速動作を可能とした化合物半導体装置を提供することにある。

(d) 発明の構成

本発明の特徴は、半絶縁性ガリウム・砒素基板と、該基板上に形成されたノンドープのガリウム・砒素層と、該ノンドープのガリウム・砒素層上

に形成されたn型のアルミニウム・ガリウム・砒素層とを具備し、且つ、前記n型のアルミニウム・ガリウム・砒素層には、前記ノンドープのガリウム・砒素層との界面近傍においてシリコンがドープされ、残りの部分には錫がドープされてなることにある。

(e) 発明の実施例

MBE法によりn型Nex Gaix As (x 50.3)を形成するドーパントとしては、一般にシリコ接合を有し、二次元電子が表面に必要が作る。Siはヘテロ接合を相してない。 か知の大力なを利用して高速動作を可能という欠点がある。 一方 Snは が が で で で で 本発明においては、 急峻なプロファイルを形成するで もの との が が 出来 しまれる で 本発明においては、 急峻なプロファイルを で 本発明においては、 急峻なプロファイルを で 本発明においては、 急峻なプロファイルを 要 で 本発明においては、 急峻なプロファイルを 要

とするヘテロ界面付近のみはSiをドープし、これ 以外の表面側は、Snをドープすることにより高電 子移動度という特徴を損なうことなく、nーAUx Ga_{rx} As中の全トラップ中の全トラップ濃度を低減 しようとするものである。

以下本発明の一実施例を図面を参照しながら説明する。

第1図は本発明の一実施例を示す要部断面図であって、1は半絶縁性 GaAs 基板、2はノンドープのGaAs 層、3はノンドープのAQx Ga_{ix} As 層、4はSiをドープしたnーAQx Ga_{ix} As 層、5はSnをドープしたnーAQx Ga_{ix} As 層を体を示す。これら各層はいずれもMBE法により形成され、その厚さはノンドープのAQx Ga_{ix} As 層 4は凡そ0.02 (μm)、SnドープのnーAQx Ga_{ix} As 層 4は凡そ0.02 (μm)、SnドープのnーAQx Ga_{ix} As Ga_{ix} As 層 5は凡そ 0.1 (μm)とした。

本実施例では上記第1図により理解されるように、 n — Alx Gatx As層 6 のうちヘテロ接合界面近傍の 200 (人) 程をSiをドープして形成し、残り

Carried Warrish

の部分をSnをドープすることにより形成した。

第2図に上述の如く構成した本実施例のドーピング・プロファイルを示す。前述のように Snは偏析効果があることから、一点鎖線 A で示すようにドーピングの先端部分において急峻なプロファイルが得られず、傾斜分布を呈する。 そこで本実施例では当該部分に偏析効果を持たない Siを併せてドーピングすることにより、実線 B で示すようにロー AQ × Ga_{i-x} As層 6 とノンドープの AQ × Ga_{i-x} As層 3 との境界部に、急峻な界面ドーピング・プロファイルを形成した。

このように本実施例では n ー AQ x Ga_{i-x} As層 6 のうち、ヘテロ接合近傍部分のみを Siドープして形成することにより、高電子移動度を得るのに十分な、急峻な界面ドーピング・プロファイルを得ると共に、且つ残りの大部分の領域をトラップを形成することにより、全体としてトラップの少ない n ー AQ x Ga_{i-x} As 層を得ることが出来た。

この後の通常の製造工程に従ってソース、ドレ

イン、ゲートの各電板を形成して、第3図に示す本実施例のヘテロ接合を有し、二次元電子ガスを利用して高速動作を可能とした化合物半導体装置が完成する。同図において、7.8はそれぞれ上記nーAdx Garx As層 5 とオーミック接触をなすソース、ドレイン電極、9はnーAdx Garx As層 5 とショットキ接触をなすゲート電極である。

(f) 発明の効果

以上説明した如く本発明によれば、ヘテロ接合を構成するnーAUx Garx As層 6の大部分をSnをドープして形成するため、nーAUx Garx As層 6中の全トラップ濃度を大幅に低減することが出来る。従って光応答の少ないヘテロ接合を有し、二次元電子ガスを利用して高速動作を可能とした化合物半導体装置を作成することが可能となり、素子特性が向上し安定化するとともに、バラツキが少なくなる。


4. 図面の簡単な説明

第1図~第3図は本発明の一実施例を示す図で、 第1図は本発明に係るヘテロ接合を有し、二次元 電子ガスを利用して高速動作を可能とした化合物 半導体装置のヘテロ接合の構成を示す要部断面図、 第2図は上記ヘテロ接合近傍のドーピング・プロ ファイルを示す曲線図、第3図は上記一実施例の 完成体を示す要部断面図である。

図において、1 は半絶縁性 GaAs基板、 2 はノンドープの GaAs層、 3 はノンドープの Al x Ga_{i-x} As層、 4 は Siドープの n — Al x Ga_{i-x} As層、 5 は Snドープの n — Al x Ga_{i-x} As層 、6 は n — Al x Ga_{i-x} As層全体を示す。

代理人 弁理士 松岡宏四





手 続 補 正 費(方式)

昭和 班 月 日

58.4.19

特許庁長官殿 待許疗物判長 特部方面宣言

1. 事 舞 の お 永

昭和 57年 特許額 第233725 身

2. 危明の名称 半導体数置

3. 納正をする者

事件との関係

特許出單人

住 所 神奈川島川崎市中原区上小田中1015番地

(522) 名称 富 士 通 株 式 会 社

4. 代、 理 人 住所 神奈川県川崎市中原区土小田中1015番地

The second of the second

富士 近株 式会社 内(6433)氏名 乔理士 松 岡 宏 四 郎 宏理 電話用輪(040,277) [1] (內線2630) [261] 58 A. 20

5. 補正命令の目付

昭相58年 3月29日(強送日)


6. 補近により増加する発明の数 なし 一

7. 捕 正 の 均 象 図面第3図

8. 捕 正 の 内 京 別 紙 の 通 り

特開昭59-119768(4)

第 3 図



JA 0318165 DEC 1983

(54) HETEROJUNCTION SEMICONDUCTOR DEVICE

(11) 63-218165 (A) (43) 27.12.1988 (19) JP


(21) Appl. No. 62-153287 (22) 22.6.1987

(71) HITACHI LTD (72) MASAO YAMANE(5)

(51) Int. CP. H01L29/80,H01L29/205

PURPOSE: To protect a gate electrode from disconnection by a method wherein a buffer layer is formed thin on a mesa step section and, on one of its surfaces, an A/GaAs/GaAs superlattice layer or an etching stopper layer is provided.

CONSTITUTION: A buffer layer 4 built for example of undoped GaAs on a mesa step section is formed thin and, on one of its surfaces, an etching stopper layer 3 is built of an AIGaAs/GaAs superlattice layer or a simple AIGaAs layer, which reduces the quantity to be removed by etching from the buffer layer 4. With the device being designed as such, the AIGaAs in the superlattice layer or the simple AIGaAs layer serves as a stopper layer in a process of dry-etching a GaAs layer 8 for the formation of a gate recess, preventing the formation of a great difference in the mesa step section and protecting a gate electrode 10 from disconnection.



1: GaAs substrate, 5: undoped $AI_{n,3}Ga_{n,4}As$, 7: undoped $AI_{n,4}Ga_{n,4}As$, A: ratio of AI in constitution. B: undoped $AI_{n,4}Ga_{n,4}As$ region 7. C: $n^*AI_nGa_{n,4}$ region 6. D: thickness

⑫ 公開特許公報(A)

昭63-318165

⑤Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和63年(1988)12月27日

H 01 L 29/80 29/205 H-8122-5F 8526-5F

審査請求 未請求 発明の数 1 (全6頁)

る発明の名称 ヘテロ接合半導体装置

②特 願 昭62-153287

②出 願 昭62(1987)6月22日

受発 明 者 山 根 正 雄 東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製 作所中央研究所内

②発 明 者 三 島 友 義 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑫発 明 者 佐 々 木 義 光 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑫発 明 者 小 林 正 義 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

①出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

②代理人 弁理士 小川 勝男 外1名

最終頁に続く

明 粗 型

1. 発明の名称

ヘテロ接合半導体装置

- 2. 特許請求の範囲
 - 1. ヘテロ接合界面に形成される 2 次元電子ガス を他動層に利用し、ゲート電極をキャップ層に より形成されるリセス部に形成した電界効果ト ランジスタにおいて、上記他動層に対し上記キ ヤップ層と反対側に形成したパツファー層と、 該パツファー層の上記他動層側とは反対の面に 形成したエッチングストッパーを有することを 特徴とするヘテロ接合半導体数面。
 - 2. 上記キヤツプ別は n + 型 G a A s であり、上 記パツファー別はアンドープ G a A s であり、 上記ストツパーはアンドープ (又は P ⁻) GaAs ノアンドープ (又は p ⁻) A £ GaAs 知格子別ある いは単一A £ GaAs 別である特許請求の範囲第1 項の記載のヘテロ接合半導体装置。
 - 3. 上記キヤツプ層と上記能動層の間に、ゲート 電極側に近づくにつれて単調減少しかつ 0 とは

The same of the sa

ならない実効的A Q 傾斜組成比を有する A Q GaAs 層を形成して成る特許請求の範囲第 2 項に記載のヘテロ接合半導体装置。

3. 発明の詳細な説明

〔磁築上の利用分野〕

本発明は世界効果トランジスタに係り、特に n+型キヤツブ層を厚膜化した構造のヘテロ接合 半導体装置に関する。

〔従来の技術〕

従来、ヘテロ接合界面に形成される2次元ゼ子ガスをトランジスタの他動別に利用したデバイスにおいて、高性能化のための一方法として、ソース・ゲート間抵抗の低減化が要求されていた。

その一方法として、n+-GaAs キヤツブ州を呼吸化した方法が提案されている(第2回)。この方法は、キヤツブ層を取くすることにより、キヤツブ層シート抵抗を小さくし、ソース抵抗の低抵抗化を回つている(応用物理学会予稿集(1986年4月)3P-T-11参照)。また、この技術においては、n+-GaAs キヤツブ州34をリ

セスエッチした後、ゲート地柄36がnーAlo.aGao.1As33 上に形成される。従つて、制御性よくn+-GaAs キヤップ暦34のみをエッチングする必要がある。選択的にGaAsをエッチするために、CCl2Fz+Heをエッチャントとしたドライエッチングの方法が知られている。
「発明が解決しようとする問題点)

高列圧化のためには n + - G a A s キャップ層 3 4 を選択的にエッチングし、ゲート世頃 3 6 と n + - G a A s キャップ層 3 4 の間に 0 . 2 μ m 程度のすき間を設ける必要があつた。そのためには、G a A s 模算に 2、1・2 μ m 程度のエッチングが必要である。その際、メサ段差部のアンドープ G a A s バッファー層 2 がエッチングされるため、1 μ m 以上の段差が生じ、ゲート m 線を起こしやすかつた。

本発明の目的は、ゲート断線を起こしにくい構 道を提供することにある。

[問題点を解決するための手段]

上記目的は、メサ段差部のアンドープGaAs

アンドープA 2 GaAs / アンドープ G a A s 超格子別 3 は、第 3 図 (b) に示すように、各別の厚さを 2 0 n m とし、1 5 別 扱けることにより、3 0 0 n m の厚さにした。

また、n+-AlexGai-xAs M6、アンドープAlexGai-xAs M7は、第1回(b)に示すように、Al組成比を0.3より0.1程度まで(Aletルの温度を1165でより1092でに下げることに対応)変化させた。

等より成るパツファー州を深くし、かつ、一方の 面にA & GaAs / G a A s 超格子州又はA & GaAs 単一 州等のエツチングストッパー州を設けて、パツフ アアー州のエツチング量を減らすことにより、違 成される。

〔作用〕

第1図(a)は本発明のFETの断面図である。 アンドープG a A s / アンドープA l GnAs 超格子 関もしくは、A l GaAs 単一層 3 を設けたことにより、ゲートリセス部形成のためのG a A s ドライエッチングの際、超格子関もしくはA l GaAs 単一層 3 内のいずれかのA l GaAs 層がストッパー層として働き、大きな改差を生じず、ゲート地極の断線を防止できる。

(実施例)

以下、本発明の実施例を説明する。

実施例1

第1図,第3図及び第4図を用いて説明する。 まず半絶縁性GaAs 基板1上に、MBE(分子 線エピタキシ)装置により、基板温度600℃

次に、ホトレジスト41をマスクとして、メサエツチングを行なう(第3図(c))。その際、エツチングは、HF:H2〇2:H2〇=1:2:20のウエツトエツチング被を用いた。このエツチング被を用いることにより、テーパー角68度という、ゆるやかな傾斜をもつメサ形状が得られた。

次に 他子 検 直 接 描 画 技 術 を 用 い て 、 ゲート 危 極 (G) 10を形成した。 E B ジスト 43 (例えば、N P R) は、 現像前後において、 ブリベーク温度 100℃、ポストベーク温度 90℃の条件の下で 熱処理を行ない、 開口部の広がりを抑えた (第3図 (e))。 SiO2 42の 孔 あけは、 H F 系 エ ツチング 被 に 2 行なつたが、 ドライエッチング の

方法を用いてもよい。その際には、エツチングガ ス(С1 F8/СHF8) の圧力とプラズマ放電のパ ワーの最適化により、レジストとの選択比を少な 配とも6以上にとることが必要である。次に、 ΕΒレジスト43をマスクにして、 n+-Gals キ ヤツプ別8のリセスエツチングをCC@2F2/ He系のガスを用いたドライエツチング法にて行 なう。CCR2F2、Heのガス圧をそれぞれ2.5 Pa、パワーを200Wとし、RIE装置を用い て行なう. G a A s / A l GaAs のエツチング比は、 A 4 組成比 0.3 の場合には 2000 程度、0.1 の場合でも200程度得られた。本実施例では、 AlxGai-xAs別7のn+-GaAsキヤツプ別8に 隣接する部分のA & 組成は O.1 であるので、選 択比としては十分であり、制御性良くリセスエツ チを行なうことができた。また、桊子の高耐圧化 のために、n+-GaAsキヤツブ灯8は、0.2 μ m 程度のサイドエツチング13を行なつた。サ イドエツチングは、Alagai-xks 附7とGaAs キャップ間8の選択性が高いので下地の

本実施例では、n+-Alk xGa1-xAs M 6、アンドープAlk xGa1-xAs M 7のAl 組成比は、0.3より0.1 まで傾斜させたが、ドライエツチングにより、GaAs の選択比が大きくとれる領域でありさえすれば問題はない。例えば、0.04程度のAl 組成比のAlxGa1-xAs でもGaAsとのエツチングレート比は100倍程度あるため、傾斜組成比は0.3より0.04でも差しつかえない。また、本実施例ではゲート直下にアンドープAlxGa1-xAs M 7を用いたが、濃度が2×10¹⁷cm⁻⁸以下のn-AlxGa1-xAs を用いてもよい。また、ゲート金属材料としてAlを用いたが、Al

この場合、TiとA 2 GaAs の密発性がよいので、 ゲート金属をリフトオフする工程において、超音 波洗浄も可能となる。

実施例2

本実施例は、A 2 傾斜相成部6, 7 の結晶成長以外は、実施例1 と同じであるので、この部分について第5 回を用いて記述する。

Carrier San Marian

A 2 x Gai-x As 射7をエツチングすることなく、バルクの G a A s に換算して 1.2 μm 程度エツチングする条件にて達成できた。

次に、ゲート世極 (G) 10を上記EBレジストをマスクとして、リフトオフ法により形成した。
第3図 (f)。ゲート材料はA 2 を用い、厚さは
500 n m である。ゲート長は、0.3 μmであり、
ゲート幅は150 μm であつた。

また、ゲートパッド引き出し部は、アンドープGaAs/アンドープAGGaAs 超格子所3上に形成されるが、アンドープGaAsパツファー別4を50nmと称くしたことと、超格子パツファー 所3を用いたことにより、良差部での断線は生じなかつた。(第4回)。

以上の方法により、FETを作裂した結果、ソース抵抗 0.5 Ω/m、相互コンダクタンス、320 ms/mが得られた。また、筋周波特性として、12 GHzでは、NF=0.7 dB、Gain=12 dB、18 GHzでは、NF=1.0 dB、Gain=10 dBが得られた。

実施例1と同様にして半導体例5まで形成した 後、n+-A2o.aGno.1As 例6′(濃度; 3×10^{1.8} cm⁻⁸)を15nm形成し、続いて、n+-A2GaAs /n+GaAs 超格子 206″(濃度; 3×10^{1.8} cm⁻⁸)を10nm,アンドープA2GaAs /アンドープGaAs 超格子 207″を10nmを形成し、 続いて実施例1と同様にn+-GaAs M8を形成する。

以下、実施例1と同様のプロセスにて、FETを作製した。 親子特性は、実施例1のものと同程度であつたが、ウエーハ間、及びウエーハ内バラッキが非常に小さく、歩止まりが20%向上した。この方法によれば、MBE結晶成長の競Λ ℓ セルの温度を一定に保つため、設厚及び不純物濃度の制御性がよくなり、量強化に好適である。

さらに、ゲート形成の際のn+-GaAs キャップ層のサイドエッチング工程において、アンドープAlGaAs/アンドープGaAs 超格子紹7′の最上層であるAlkGai-xAs層のAlA成比×は0.3であるため、ドライエッチングのAlGaAs

/ G a A s 選択比は大きく、制御性に優れている。 実施例 3

, . • •

本実施例は、アンドープA 2 o. a Gno. 7 As 別 5 の 取尽仕模と、結晶成長後、隣間アニールすること 以外は、実施例 2 と同じであるので、この部分に ついてのみ説明する。

まず、実施例 2 と同様に、MBE法により、各別を形成するが、この際、アンドープ A Q o.a Gao.7 As 別 5 の 版 IV を 4 n m ~ 6 n m と少し取くしておく。 次に結晶成長後、瞬間アニール法により、850 ℃ 3 秒~10 秒の条件のもとで、然処理を行なう。 その後の工程は実施例 2 と同様にした。作類したFETは、アンドープA Q GaAsスペーサー 別 5 が厚めにもかかわらず、ソース低抗は、0.4 Q / m とより低減できた。また、相互コンダクタンスは、340 m S / m が得られ、福岡 改特性として、12 G H z では、NF=0.6dB、Gain=13dB、18 G H z では、NF=0.6dB、Gain=13dB、18 G H z では、NF=0.95dBが得られた。

本実施例では、超格子による A 2 傾斜組成別

… アンドーブA L GaAs/アンドーブ G a A s 超格子 短又は A L GaAs 単一層、4 … アンドーブ GaAs 層、5 … アンドーブ A L 倒倒和成 n + - A L GaAs 層、6 ′ … n + - A L GaAs 層、6 ′ … n + - A L GaAs 層、6 ′ … n + - A L GaAs 層、7 ′ … アンドーブ A L GaAs 層、7 ′ … アンドーブ A L GaAs 層、7 ′ … アンドーブ - A L GaAs/アンドープ G a A s 超格子 層、8 3 4 … n + - G a A s 層、9 3 5 … ソース 電 極、10 3 6 … ゲート 電極、11 3 4 … ドレイン 電 極、12 … ゲート 電極と n + - G a A s 層とのすき間、13 … G a A s ドライエッチによるサイドエッチ、31 … 2 次元 電子ガス、32 … アンドーブ A L GaAs、32 … n - A L GaAs、41 … ホトレジスト、42 … SiO2 膜、43 … E B レジスト、50 … 実効的 A L 傾斜 組成。

代理人 弁理士 小川勝男

والمنطقة والمنطقة والمنطقة والمنطقة


6′, 6°, 7′が、無処理により、よりなめらかな傾斜組成とすることを利用している。また、アンドープA 2 o.s Gao. 7AS スペーサー閉 5 は厚くしたが無処理により、不動物が拡散するため尖効的なアンドープ 別厚は深くなり、ソース抵抗を高くせず、むしろ低抵抗代できた。

(発明の効果)

本発明によれば、低ソース抵抗,高耐圧のヘテロ接合FETを歩何良く作製することができる。

4. 図面の簡単な説明

第1図(a)は本発明の実施例1のヘテロ接合FETの断面図、第1図(b)は、傾斜組成 A 2 x Gai-x As 別の膜瓜方向に対するA 2 組成比を示す図、第2回は、従来構造のFETの断面図、第3回は実施例1を説明するためのプロセスフロー図、第4回は実施例1の断線防止を説明したゲートパッド部の断面図、第5図(a)および(b)は、それぞれ超格子によるA 2 傾斜組成別の断面図および膜瓜方向のA 2 組成比を示す図である。1…G a A s 法 数、2…アンドープG a A s 。3



/2 G電極とだらaAs層の間のする期 /3 ワイドエバングによるする間